1 引言 由于DSP是一个相当复杂、种类单一并有许多分系统的数、模混合系统，所以来自外部的电磁辐射以及外部元器件之间、分系统之间和各传输通道间的窜扰对DSP及其数据消息所发生的搅扰，己重大地要挟着其上班的稳固性、牢靠性和安保性。据统计，搅扰惹起的DSP意外占其总意外的90%左右。同时DSP又无法防止地向外辐射电磁波，对环境中的人体、设备发生搅扰、障碍或挫伤。并且随着DSP运算速度的提高，能够实时处置的信号带宽也大大参与，它的钻研重点也转到了高速、实时运行方面。但正是这样，它的电磁兼容性疑问也就越来越突出了，本文在DSP的电磁兼容性疑问方面启动了一些讨论。 2 DSP配件方面的电磁兼容性 电磁兼容性（EMC）蕴含系统的发射和敏感度两方面的疑问。假若搅扰不能齐全消弭，也要使搅扰缩小到最小。假设一个DSP系统合乎上方三个条件，则该系统是电磁兼容的。(1) 对其它系统不发生搅扰；(2) 对其它系统的发射不敏感；(3) 对系统自身不发生搅扰。 2.1 DSP中的搅扰关键起源 电磁搅扰是经过导体或经过辐射发生的，很多电磁发射源，如光照、继电器、DC 电机和日光灯都可惹起搅扰。AC电源线、互连电缆、金属电缆和子系统的外部电路也都或者发生辐射或接纳到不宿愿的信号。在高速数字电路中，时钟电路理论是宽带噪声的最大发生源。在极速DSP系统中，这些电路可发生高达300MHz 的谐波失真信号，在系统中应该把它们除掉。在数字电路中，最容易受影响的是复位线、终止线和控制线。 2.2 DSP中的传导性搅扰 一种最显著能惹起电路噪声的流传门路是经过导体。一条穿过噪声环境的导线可捡拾噪声，并把噪声送到另外电路而惹起搅扰。设计人员必定防止导线捡拾噪声，如噪声经过电源线进入电路后，若电源自身或衔接到电源的其它电路是搅扰源，则在电源线进入电路之前必定对其去耦。 2.3 DSP中的共阻抗耦合疑问 当来自两个不同电路的电流流经一个公共阻抗时就会发生共阻抗耦合。阻抗上的压降由两个电路选择。来自两个电路的地电流流经共地阻抗，电路 1的地电位被地电流2调制，噪声信号或DC补救经共地阻抗从电路2耦合到电路1。 2.4 DSP中的辐射耦合疑问 经辐射发生的耦合通称串扰。串扰是由电流流经导体时发生的电磁场惹起的，电磁场会在临近的导体中感应出瞬态电流。 2.5 DSP中的辐射现象 辐射有两种基本类型：差分（DM）和共模（CM）两种形式。共模辐射或单极天线辐射是由有意的压降惹起的，它使电路中一切的地衔接贬斥到系统地电位之上。就电场大小而言，CM辐射是比 DM辐射更为重大的疑问。为使CM辐射最小，必定用切合实践的设计使共模电流降到零。 2.6 影响EMC的因数 （1）电压：电源电压越高，象征着电压振幅越大而发射就更多，而低电源电压影响敏感度。（2）频率：高频信号与周期性信号会发生更多的辐射。在高频数字系统中，当器件处于开关形态时将发生电流尖峰信号；在模拟系统中，当负载电流变动时也将发生电流尖峰信号。（3）接地：在电路设计中，没有比驳回牢靠和完美的地线衔接形式更关键的事件了，在一切EMC疑问中，大局部疑问是由不适当的接地惹起的。有单点、多点和混合三种信号接中央法。在频率低于1MHz时可驳回单点接中央法；在高频运行中，最好驳回多点接地；混合接地是低频用单点接地和高频用多点接中央法的联合。但高频数字电路和低电平模拟电路的地回路相对不能混合。（4）PCB设计：适当的印刷电路板（PCB）布线对防止电磁搅扰至关关键。（5）电源去耦：当器件开关时，在电源线上会发生瞬态电流，必定衰减和滤掉这些瞬态电流，来自高di /dt源的瞬态电流造成地和线迹“发射”电压。高d i/dt发生大范围高频电流，处罚部件和缆线辐射，流经导线的电流变动和电感会造成压降，减小电感或电流随期间的变动可使该压降最小。[page] 2.7 DSP的配件降噪技术 2.7.1 板结构、线路布置方面的降噪技术（1）驳回地和电源平板；（2）平板面积要大，以便为电源去耦提供低阻抗；（3）使外表导体起码；（4）驳回窄线条（4到8密耳）以参与高频阻尼和降落电容耦合；（5）离开数字、模拟、接纳器、发送器地/电源线；（6）依据频率和类型分隔PCB上的电路；（7）不要切痕PCB，切痕左近的线迹或者造成不宿愿的环路；（8）驳回叠层结构是对大少数信号全体性疑问和EMC疑问的最好防范措施，它能够做到对阻抗的有效控制，其外部的走线可构成易懂和可预测的传输线结构。且要密封电源和地板层之间的线迹；（9）坚持相邻处罚线迹之间的间距大于线迹的宽度以使串扰最小；（10）时钟信号环路面积应尽量小；（11）高速线路和时钟信号线要短且要间接衔接；（12）敏感的线迹不要与传输高电流极速开关转换信号的线迹并行；（13）不要有浮空数字输入，以防止不用要的开关转换和噪声发生；（14）防止在晶振和其它固有噪声电路上方有供电线迹；（15）相应的电源、地、信号和回路途迹要平行布景，以消弭噪声；（16）使时钟线、总线和片使能端与输入/输入线和衔接器分隔开来；（17）使路途时钟信号与I/O信号处于正交位置；（18）为使串扰最小，线迹用直角交叉和散置地线；（19）包全关键线迹（用4密耳到8密耳线迹以使电感最小，路途紧靠地板层，板层之间夹层结构，包全夹层的每一边都有地）。2.7.2 驳回滤波技术降噪方法（1）对电源线和一切进入PCB的信号启动滤波，在IC的每一个点引脚处用高频低电感陶瓷电容（14MHz用0.1 mF，超越15MHz用0.01mF）启动去耦；（2）旁路模拟电路的一切电源供电和基准电压引脚；（3）旁路极速开关器件；（4）在器件引线处对电源/ 地去耦；（5）用多级滤波来衰减多频段电源噪声；（6）把晶振装置嵌入到板上并且接地；（7）在适当的中央加屏蔽；（8）布置临近地线紧靠信号线，以便更有效地阻止出现新的电场；（9）把去耦线驱动器和接纳器适外地搁置在紧靠实践的I/O接口处，这可降落PCB与其它电路的耦合，并使辐射和敏感度降落；（10）对有搅扰的引线启动屏蔽和绞在一同，以消弭PCB上的相互耦合；（11）在理性负载上加箝位二极管。 3 DSP软件设计时应采取的措施 软件方面的搅扰关键表如今以下几个方面：（1）不正确的算法发生失误的结果，最关键的要素是由于计算机处置器中的程序指数运算是近似计算，发生的结果有时有较大的误差，容易发生误举措；（2）由于计算机的精度不高，而加减法运算时要对阶，大数“吃掉”了小数，发生了误差积攒，造成下溢的出现，也是噪声的起源之一；（3）由于配件方面的搅扰惹起的计算机出现的诸如：程序计数器PC值变动、数据采集误差增大、控制形态失灵、RAM数据受搅扰出现变动以及系统出现“死锁”等现象。 3.1 驳回阻拦失控程序的方法 （1）在程序设计时应多驳回单字节指令，并在关键处拔出一些空操作指令，或将有效单字节指令重复几次，这样可包全其后的指令不被分离，使程序运转走上正规；（2）参与软件圈套：当PC值失控使程序失控后，CPU进入非程序区，这时可用一条疏导指令，强制程序进入初始入口形态，进入程序区，可每隔一段设置一个圈套；（3）软件复位：当程序“走飞”时，运转监督系统，使系统智能复位而从新初始化。 3.2 设立标记判别 定义某单元为标记，在模块主程序中把该单元的值设为某个特色值，而后在主程序的最后判别该单元的值能否不变，若不同了则说明有误，程序就转入失误处置子程序。 3.3 参与数据安保备份 关键的数据用两个以上的存储区寄存，还可以用大容量的外部RAM，将数据作备份。终身性数据制成表格固化在EProM中，这样既能防止数据和表格遭破坏，又能保障程序逻辑凌乱时不将数据当指令去运转。 4 应用EDA 工具 设计时应留意的几个关键要素 高速数字电路的设计一方面须要设计人员的阅历，另一方面须要低劣的EDA工具的允许，EDA软件己走向了多配置、智能化。随着球栅阵列封装的高密度单芯片、高密度衔接器、微孔内建技术以及3D板在印刷电路板设计中的运行，规划和布线已越来越一体化了，并成为了设计环节的关键组成局部。智能规划和自在角度布线等软件技术已慢慢成为处置这类高度一体化疑问的关键方法，应用此类软件能在规则期间范围内设计出可制造的电路板。在目前，由于产品上市期间越来越短，手动布线极为耗时，己不能顺应要求。因此，如今要求规划布线工具具有智能布线配置，以极速照应市场对产品设计提出的更高要求。[page] 4.1 智能布线技术 由于要思考电磁兼容(EMC)及电磁搅扰、串扰、信号提前和差分对布线等高密度设计要素，规划布线的解放条件每年都在参与。在几年前，普通的电路板仅需6 个差分对来启动布线，而如今则需600对。在必定期间内仅依赖手动布线来成功这600对布线是无法能的，因此智能布线工具是必无法少的。虽然与几年前相比，当今设计中的节点(net)数目没有大的扭转，只是硅片复杂性有所参与，然而设计中关键节点的比例大大参与了。当然，关于某些特意关键的节点，要求规划布线工具能够加以辨别，但无需对每个管脚或节点都加以限制。 4.2 驳回自在角度布线技术应留意的方法 随着单片器件上集成配置的参与，其输入管脚数目也大大参与了，但其封装尺寸并没随之扩展，再加上管脚间距和阻抗要素的限制，这类器件必定驳回更细的线宽。同时，由于产品尺寸的总体减小，象征着用于规划布线的空间也大大减小了。在某些DSP产品中，底板的大小与其上的器件大小相差无几，元器件占据的板面积高达80%。某些高密度元器件管脚交织，即使驳回具45°布线配置的工具也无法启动智能布线。而自在角度布线工具具有大的灵敏性，能最大限制地提高布线密度；它的拉紧(pull-TIght)配置使每个节点在布线后智能缩短，以顺应空间要求；它能大大降落信号提前，同时降落平行门路数，有助于防止串扰的发生。应用自在角度布线技术能使设计具有可制造性，并且设计的电路性能良好。 4.3 对高密度器件应驳回的技术 最新的高密度系统级芯片驳回BGA或COB封装，管脚间距日益减小，球间距已低至1mm，并且还会继续降落。这样就造成封装件信号线无法能驳回传统布线工具来引出。目前有两种方法可处置这个疑问：（1）经过球上方的孔，将信号线从高层引出；（2）驳回极粗布线和自在角度布线，在球栅阵列中找出一条引线通道。对高密度器件而言，驳回宽度和空间极小的布线形式是惟一可行的方法，由于只要这样，能力保障较高的成品率。现代的布线技术也要求能智能地运行这些解放条件。自在布线方法可缩小布线层数，降落产品老本。同时也象征着在老本不变的状况下，可以参与一些接地层和电源层来提高信号的完整性和EMC性能。 4.4 驳回其它新的电路板设计、制造技术 微孔等离子蚀刻技术在DSP中的多层板工艺制造中的运行，大大提高了规划、布线工具的性能。运行等离子蚀刻法在门路宽度内参与一个新孔，不会造成底板自身及制形老本的参与，由于，驳回等离子蚀刻法制造一千个孔的老本与制造一个孔的老本一样昂贵。这就要求布线工具具有更大的灵敏性，它必定能够运行不同的解放条件，顺应不同的微孔和构建技术的要求。元器件密度的始终参与也对规划设计发生了影响，规划布线工具总是假定板上有足够的空间让元器件监禁机来监禁外表，以便装置新的元器件，且不会对板上已有元器件发生影响。然而元器件顺序搁置会发生这样一个疑问，即每当搁置一个新的元器件后，板上每个元器件的最佳位置都会出现扭转。这就是规划设计环节的智能化水平低而人工干预水平高的要素。虽然目前的规划工具对依次规划的元器件数没什么限制，然而某些技术人员以为规划工具用于依次规划时实践上是遭到限制的，这个限制大概为500个元器件。还有一些技术人员以为当在一个板上搁置的元器件多达 4000个时，会发生很大的疑问。同顺序算法技术相比，并行规划技术能成功更好的智能规划成果。 4.5 三维规划工具 3D工具关键用于目前运行日益宽泛的异形和定形板的规划、布线上班。如 Zuken的Freedom最新工具，它先驳回三维底板模型来启动元件的空间规划，再启动二维布线。布线环节还能告知该板能否具有可制造性。布线工具还必定能处置在两个不同层上驳回阴影差分对的设计方法，由于这种设计方法己变得日益关键了。随着信号频率的继续提高，目前己出现了将规划、布线工具同用于虚构原型的初级仿真工具集成起来的工具，如Zuken的 Hot Stage工具。所以即使在虚构原型阶段也能对布线疑问启动思考。咱们置信，自在角度布线、智能规划和3D规划等新型软件技术也会同智能布线技术一样成为底板设计人员的罕用设计工具，设计人员可用这些新工具来处置微孔和单片高密度集成系统中的电磁兼容等新型技术疑问。 5 完结语 电磁兼容技术触及的频率范围宽达0～400GHz，钻研对象除传统设备外，触及从芯片级，到各型舰船、航天飞机、洲际导弹，甚至整个地球的电磁环境。电磁兼容技术也是DSP系统设计所要思考的关键疑问，应驳回适当的降噪技术使DSP系统合乎EMC规范，它的电磁兼容性是作为重点钻研并且有显明特点的畛域。许多国度不只各自增强这方面的钻研，还成立了国际性的机构，以便交换和一致规范。我国已参与WTO，假设电磁兼容目的达不到国际规范的要求，消费的产品就没有竞争力，不能打入国际市场，在国际也没有销路。因此，在己进入了21世纪的当天，处置好电气、电子产品（包括DSP系统）的电磁兼容疑问，有效地提高产质量量，使其成为“绿色产品”，已急不可待。

标签： DSP、 电磁兼容、 EMC、 EMI、 搅扰、

本文地址： https://zdmlj.com/hlwzxwz/ebcc969436818da378f5.html

上一篇：对于集成运算加大器电源系统的设计...
下一篇：分享LED驱动设计中恒流IC的经常使用心得...